Yazar
Kakacak, Ahmet, Guzel, Aydın Emre, Cihangir, Ozan, Gören, S., Uğurdağ, Hasan Fatih
Basım Tarihi
2017
Basım Yeri
-
Elsevier
Konu
Hızlı çarpanlar, FPGA, Arama tablosu, Kısmi ürün oluşturma, Sütun sıkıştırma ağacı, Taşıma-kaydetme ağacı, Genelleştirilmiş paralel sayaç
Tür
Süreli Yayın
Dil
İngilizce
Dijital
Evet
Yazma
Hayır
Kütüphane
Özyeğin Üniversitesi
Demirbaş Numarası
0167-9260
Kayıt Numarası
2540fd11-98a8-412f-9d7e-1011a39de784
Lokasyon
Elektrik ve Elektronik Mühendisliği
Tarih
2017
Örnek Metin
FPGA'ler için yeni bir paralel tamsayı çarpan üreteci sunuyoruz. (i) sütun sıkıştırması için yeni bir Genelleştirilmiş Paralel Sayaç (GPC) gruplandırma algoritmasını (ii) LUT tabanlı bir kısmi ürün üretimiyle birleştirir, (iii) otomatik olarak yerleştirme pragmaları ürettiği için benzersizdir, (iv) FPGA'nın dahili taşıma zincirlerinden yararlanmak için son toplayıcı olarak üçlü toplayıcı kullanır ve (v) son toplayıcının genişliğini azaltmayı amaçlayan yeni bir GPC tabanlı satır sıkıştırma kullanır. Yöntemimiz için Verilog üreteçleri yazdık ve literatürde öncü bir eser yazdık. Sentez için optimum gecikme süresi için “ikili arama” yapabilen bir script yazdık. Xilinx Virtex-6 FPGA'ler üzerindeki kapsamlı uygulama sonuçlarımız, literatürdeki en son teknolojiyle karşılaştırıldığında neredeyse her zaman daha küçük gecikme süresine (yani zamanlama) ve Alan-Zamanlama Ürününe (ATP) sahip devreler ürettiğimizi göstermektedir; sırasıyla %18 ve %12 (ortalama). Ayrıca HDL* operatörüne kıyasla ortalama %12 daha yüksek ATP maliyetiyle ortalama %9 oranında daha düşük gecikme süresi sunuyoruz. 33 vakanın 6'sında gecikme açısından daha kötü durumdayız; bunların hepsinde sentez * DSP dilimleriyle eşleniyor. Ayrıca Virtex-6'ya alan ve enerji sonuçlarının yanı sıra Virtex-5 ve Altera Stratix III'e sınırlı miktarda gecikme, alan ve ATP sonuçlarını da dahil ediyoruz.
DOI
10.1016/j.vlsi.2016.12.012
Cilt
57
