Yazar
Gören, S., Ozkurt, O., Yildiz, A., Uğurdağ, Hasan Fatih, Chakraborty, R. S., Mukhopadhyay, D.
Basım Tarihi
2013-02
Basım Yeri
-
Elsevier
Konu
Sahada Programlanabilir Kapı Dizileri
Tür
Süreli Yayın
Dil
İngilizce
Dijital
Evet
Yazma
Hayır
Kütüphane
Özyeğin Üniversitesi
Demirbaş Numarası
0045-7906
Kayıt Numarası
aa0dea4e-1472-4efc-b2f3-46de92f86fe4
Lokasyon
Elektrik ve Elektronik Mühendisliği
Tarih
2013-02
Notlar
Telif hakkı kısıtlamaları nedeniyle bu makalenin tam metnine erişim yalnızca abonelik yoluyla mümkündür.
Örnek Metin
Bu makale, kısmi FPGA konfigürasyonu bit akışlarını klonlama ve tersine mühendislikten korumak için Fiziksel Klonlanamayan Fonksiyonlara (PUF'ler), gizlemeye ve Dinamik Kısmi Kendini Yeniden Yapılandırmaya (DPSR) dayalı bir teknik önermektedir. Bu tekniğin yardımıyla, yalnızca üst düzey FPGA'lerde bulunan, düşük maliyetli FPGA'larda kısmi bit akışı şifrelemesinin eşdeğerini yapabiliyoruz. Düşük maliyetli FPGA'ler, şifrelenmiş (tam) bit akışları için yerleşik desteğe bile sahip değildir. DPSR aracılığıyla PUF uygulamamız şifrelenmiş tasarımdan mülk çalmaz. Ayrıca, Xilinx FPGA'ler için farklılığa dayalı ancak yine de modüler tasarıma izin veren yeni bir DPSR akışı sunuyoruz. Kısmi Yeniden Yapılandırma (PR) modülleri arasındaki farkın miktarına bakılmaksızın çalışır ve DPSR-LD olarak adlandırılır; burada LD, Büyük Fark anlamına gelir. DPSR-LD, özellikle Spartan-6 FPGA ailesi için bir etkinleştiricidir; çünkü Xilinx şu anda Spartan-6'da PR'yi yalnızca farka dayalı akış yoluyla ve yalnızca küçük farklar için desteklemektedir. DPSR-LD'miz ayrıca ICAP'ye arayüz oluşturan ve sıkıştırılmış bit akışlarını işleyebilen bir denetleyici içerir. ICAP+ olarak adlandırılır ve Spartan-6 dilimlerinin yalnızca %1'ini kaplar.
DOI
10.1016/j.compeleceng.2012.10.009
Cilt
39
