اجرای سریع و کارآمد الگوریتم رمزنگاری سبک PRESENT در FPGA از طریق پسوند مجموعه دستورات پردازنده
| عنوان | اجرای سریع و کارآمد الگوریتم رمزنگاری سبک PRESENT در FPGA از طریق پسوند مجموعه دستورات پردازنده |
|---|---|
| نویسنده | Varıcı، عبدالله، Sağlam، Gürol، İpek، Seçkin، Yıldız، A.، Gören، S.، Aysu، A.، İskender، Deniz، Aktemur، Tankut Barış، Uğurdağ، Hasan Fatih |
| تاریخ انتشار: | 2019 |
| محل انتشار | - IEEE |
| موضوع | اینترنت اشیا، امنیت اطلاعات، رمزنگاری، الگوریتم PRESENT، FPGA، VerySimpleCPU |
| نوع | سند |
| زبان | انگلیسی |
| دیجیتال | بله |
| نسخه خطی | خیر |
| کتابخانه: | دانشگاه اوزیغین |
| شناسه دارایی کتابخانه | 978-172811003-5 |
| شماره ثبت | 8f98aab4-8654-4e23-9a36-2105f068177f |
| محل کتابخانه | مهندسی برق و الکترونیک، علوم کامپیوتر |
| تاریخ | 2019 |
| یادداشتها | TÜBİTAK |
| متن نمونه | با گسترش فناوری اینترنت اشیا (IoT) اهمیت امنیت اطلاعات افزایش می یابد. الگوریتم PRESENT یک الگوریتم رمزگذاری کلید متقارن سبک وزن برای دستگاه های اینترنت اشیا است. در مقایسه با استاندارد رمزگذاری پیشرفته (AES)، PRESENT از مقدار کمتری از منابع استفاده می کند و در عین حال به همان سطح امنیتی دست می یابد. در این مقاله، ما PRESENT را با متدولوژیهای طراحی مختلف از جمله RTL با کد دستی، Vivado HLS، PicoBlaze، میکروکنترلرهای مبتنی بر VerySimpleCPU (VSCPU) و یک VSCPU سفارشی پیادهسازی میکنیم. طراحی سفارشی VSCPU بر اساس بهینه سازی معماری مجموعه دستورالعمل برای ویژگی های الگوریتم PRESENT است. نتایج ما نشان میدهد که روش طراحی سفارشی VSCPU میتواند کارآمدتر از HLS و PicoBlaze باشد در حالی که انعطافپذیری را در مقایسه با طرحهای RTL فراهم میکند. |
| DOI | 10.1109/EWDTS.2019.8884397 |
