تنفيذ سريع وفعال لخوارزمية التشفير خفيفة الوزن الموجودة على FPGA من خلال ملحق مجموعة تعليمات المعالج
| العنوان | تنفيذ سريع وفعال لخوارزمية التشفير خفيفة الوزن الموجودة على FPGA من خلال ملحق مجموعة تعليمات المعالج |
|---|---|
| المؤلف | فارجي، عبد الله، صاغلام، جورول، إيبيك، سيشكين، يلديز، أ.، جورين، س.، أيسو، أ.، إسكندر، دنيز، أكتمور، تانكوت باريش، أوغورداغ، حسن فاتح |
| تاريخ النشر: | 2019 |
| مكان النشر | - IEEE |
| الموضوع | إنترنت الأشياء، أمن المعلومات، التشفير، خوارزمية الحاضر، FPGA، VerySimpleCPU |
| النوع | وثيقة |
| اللغة | الإنجليزية |
| رقمي | نعم |
| مخطوط | لا |
| المكتبة: | جامعة اوزيجين |
| معرف أصل المكتبة | 978-172811003-5 |
| رقم السجل | 8f98aab4-8654-4e23-9a36-2105f068177f |
| موقع المكتبة | الهندسة الكهربائية والإلكترونية وعلوم الكمبيوتر |
| التاريخ | 2019 |
| ملاحظات | توبيتاك |
| نص عينة | مع انتشار تكنولوجيا إنترنت الأشياء (IoT)، تزداد أهمية أمن المعلومات. خوارزمية PRESENT هي خوارزمية تشفير رئيسية متماثلة وخفيفة الوزن لأجهزة إنترنت الأشياء. بالمقارنة مع معيار التشفير المتقدم (AES)، يستخدم PRESENT مقدارًا أقل من الموارد مع تحقيق نفس مستوى الأمان. في هذه الورقة، قمنا بتنفيذ PRESENT باستخدام منهجيات تصميم مختلفة بما في ذلك وحدات التحكم الدقيقة المستندة إلى RTL وVivado HLS وPicoBlaze وVerySimpleCPU (VSCPU) المرمزة يدويًا وVSCPU المخصصة. يعتمد تصميم VSCPU المخصص على تحسين بنية مجموعة التعليمات لخصائص خوارزمية PRESENT. تظهر نتائجنا أن منهجية تصميم VSCPU المخصصة يمكن أن تكون أكثر كفاءة من HLS وPicoBlaze مع توفير المرونة مقارنة بتصميمات RTL. |
| DOI | 10.1109/EWDTS.2019.8884397 |
