نویسنده
Yüce, B., Korkmaz, S., Esen, V. B., Temizkan, Fatih, Tunç, Cihan, Güner, Gökhan, Başkaya, I. F., Agi, İ., Dündar, G., Uğurdağ, Hasan Fatih
تاریخ انتشار
2013
محل انتشار
-
IEEE
موضوع
مدارهای مجتمع آنالوگ، تبدیل آنالوگ به دیجیتال، محاسبات مهندسی الکترونیک، طراحی مدار مجتمع، تست مدارهای مجتمع
نوع
سند
زبان
انگلیسی
دیجیتال
بله
نسخه خطی
خیر
کتابخانه
دانشگاه اوزیغین
شناسه دارایی کتابخانه
978-1-4799-2095-2
شماره ثبت
e231180a-642b-4266-9e30-3aac97b8487a
محل کتابخانه
مهندسی برق و الکترونیک
تاریخ
2013
یادداشتها
با توجه به محدودیت های کپی رایت، دسترسی به متن کامل این مقاله تنها از طریق اشتراک امکان پذیر است.
متن نمونه
این مقاله روشی را برای طراحی خودکار درختان ساعت در مدارهای آنالوگ داده نمونه (SDAC) توصیف می کند. روش فعلی در صنعت و دانشگاه برای طراحی درخت ساعت SDAC یک فرآیند دستی است که زمانبر و مستعد خطا است. با این حال، طراحی درخت ساعت در حوزه دیجیتال کاملاً خودکار است و توسط نرمافزار Clock Tree Synthesis (CTS) انجام میشود. با وجود برخی تفاوتهای اساسی، مشکل طراحی درخت ساعت SDAC شباهتهای اساسی با همتای دیجیتالی خود دارد. در نتیجه، ما توانستیم یک روش برای SDAC ها حول یک نرم افزار تجاری دیجیتال CTS و مجموعه ای از اسکریپت های Perl & Tcl بسازیم. ما روش خود را با استفاده از یک ADC 2 مرحله ای 10 بیتی 180 مگاهرتز به عنوان مدار آزمایشی توضیح خواهیم داد.
DOI
10.1109/EWDTS.2013.6673154
