بازگشت به جستجو

سنتز سطح بالا برای طراحی سریع لوله های پردازش ویدئو

عنوان	سنتز سطح بالا برای طراحی سریع لوله های پردازش ویدئو
نویسنده	زیبا، آیدین امره
تاریخ انتشار:	2017-01
موضوع	مهندسی کامپیوتر و علوم کامپیوتر و کنترل، سخت افزار، مدارهای الکترونیکی، مدار منطقی، مدارهای دیجیتال، مدار مجتمع دیجیتال، منطق دیجیتال، ویدئو دیجیتال، مدارهای مجتمع
نوع	سند
زبان	انگلیسی
دیجیتال	بله
نسخه خطی	خیر
کتابخانه:	دانشگاه اوزیغین
شماره ثبت	6f485e44-a2c0-4428-83c5-1564b51cdd70
محل کتابخانه	گروه مهندسی برق و الکترونیک
تاریخ	2017-01
متن نمونه	مفهوم لوله گذاری یک تکنیک اساسی در طراحی سخت افزار دیجیتال است که فرکانس ساعت را به حداکثر می رساند یا منابع را به حداقل می رساند. طراحی یک ماژول آرایه دروازه قابل برنامه ریزی میدانی (FPGA) خط لوله شده با استفاده از ماژول های حسابی خط لوله، مسائل چالش برانگیز تخصیص، زمان بندی و الزام آور را برای ما به ارمغان می آورد، به خصوص زمانی که فاصله شروع بیش از یک باشد. در مورد الگوریتم‌هایی با هزینه محاسباتی بالا، به عنوان مثال، در پردازش ویدیو، ما باید این فرآیندهای مستعد خطا و زمان‌بر را خودکار کنیم. در این پایان نامه، ما تجربه خود را در استفاده از سنتز سطح بالا (HLS) برای توسعه سریع طراحی جریان نوری در FPGA به اشتراک می گذاریم. ما HLS را با استفاده از Vivado HLS و همچنین یک ابزار HLS که برای طراحی جریان نوری در دسترس و مشکلات مشابه پردازش ویدیو ایجاد کرده‌ایم، انجام داده‌ایم. این پایان نامه مشکل طراحی ما را شرح می دهد و سپس ابزار HLS خود را مورد بحث قرار می دهد. ابزاری که ما توسعه دادیم همه منظوره است به جز عدم توانایی در رسیدگی به وابستگی های بین تکراری چرخه ای. همچنین مفاهیم جدیدی را به HLS معرفی می کند، مانند مالتی پلکسرهای خط لوله. نتایج سنتز نشان می‌دهد که می‌توانیم به زمان‌بندی بهتر یا نتایج منطقه بهتری در مقایسه با Vivado HLS دست یابیم. علاوه بر این، Verilog RTL خروجی ابزار HLS ما از نظر خوانایی بهتر از Vivado HLS است. همچنین، جداول منابع زمانی که هم برای واحدهای حسابی و هم برای رجیسترها تولید می‌کنیم، اشکال زدایی و اصلاح RTL را برای طراح آسان‌تر می‌کند. Boru hatlı aritmetik modülleri kullanan bir boru hatlı Sahada Programlanabilir Kapı Dizileri (FPGA) modülünün tasarlanması, özellikle Başlatma Aralığı birden fazla olduğunda, tahsisat, çizelgeleme ve bağlama biğlama bircüreyorme se. Yüksek işlem yüküne sahip algoritmalar söz konusu olduğunda, örneğin video işlemede, bu hata yapmaya eğilimli ve zaman alan süreçleri otomatikleştirmek son derece gereklidir. Bu tezde، FPGA'de bir optik akış tasarımının hızlı geliştirilmesi sırasında yaşadığımız Yüksek Düzeyli Sentez (HLS) deneyimimizi paylaştık. Elimizdeki optik akış tasarımı ve benzeri görüntü işleme problemleri için geliştirdiğimiz HLS aracını ve Vivado HLS'yi kullanarak ayrı ayrı aynı tasarımı gerçekleştirdik. بو تز، ساهیپ اولدوغوموز تاساریم مشکلینی آچیکلیور و داها سونرا کندی HLS آراسیمیزی دتایلی بیر شکلیلده آنلاتیور. Geliştirdiğimiz araç, döngüsel ara iterasyon bağımlılıklarını işleyememe dışında oldukça genel amaçlı bir araçtır. Ayrıca، "boruhatlı çoklayıcılar" gibi HLS'ye yeni kavramlar getiriyor. Sentez sonuçları, Vivado HLS'ye kıyasla daha iyi zamanlama veya daha iyi alan sonuçları elde edebildiğimizi gösteriyor. Dahası، HLS aracımızın Verilog RTL'si Vivado HLS'den daha okunabilirdir. Uniteler ve yazmaçlar için üretilen kaynak zaman tabloları da düşünüldüğünde, tasarımcının RTL'de hata ayıklamasını و elle değişiklik yapabilmesini daha kolay hale gelmektedir.

مشاهده در منبع دانشگاه اوزیغین دانشگاه اوزیغین - موتور جستجوی آثار تاریخی، آرشیوها و نشریات

دانشگاه اوزیغین

سنتز سطح بالا برای طراحی سریع لوله های پردازش ویدئو

نویسنده زیبا، آیدین امره

تاریخ انتشار 2017-01

موضوع مهندسی کامپیوتر و علوم کامپیوتر و کنترل، سخت افزار، مدارهای الکترونیکی، مدار منطقی، مدارهای دیجیتال، مدار مجتمع دیجیتال، منطق دیجیتال، ویدئو دیجیتال، مدارهای مجتمع

نوع سند

زبان انگلیسی

دیجیتال بله

نسخه خطی خیر

کتابخانه دانشگاه اوزیغین

شماره ثبت 6f485e44-a2c0-4428-83c5-1564b51cdd70

محل کتابخانه گروه مهندسی برق و الکترونیک

تاریخ 2017-01

متن نمونه مفهوم لوله گذاری یک تکنیک اساسی در طراحی سخت افزار دیجیتال است که فرکانس ساعت را به حداکثر می رساند یا منابع را به حداقل می رساند. طراحی یک ماژول آرایه دروازه قابل برنامه ریزی میدانی (FPGA) خط لوله شده با استفاده از ماژول های حسابی خط لوله، مسائل چالش برانگیز تخصیص، زمان بندی و الزام آور را برای ما به ارمغان می آورد، به خصوص زمانی که فاصله شروع بیش از یک باشد. در مورد الگوریتم‌هایی با هزینه محاسباتی بالا، به عنوان مثال، در پردازش ویدیو، ما باید این فرآیندهای مستعد خطا و زمان‌بر را خودکار کنیم. در این پایان نامه، ما تجربه خود را در استفاده از سنتز سطح بالا (HLS) برای توسعه سریع طراحی جریان نوری در FPGA به اشتراک می گذاریم. ما HLS را با استفاده از Vivado HLS و همچنین یک ابزار HLS که برای طراحی جریان نوری در دسترس و مشکلات مشابه پردازش ویدیو ایجاد کرده‌ایم، انجام داده‌ایم. این پایان نامه مشکل طراحی ما را شرح می دهد و سپس ابزار HLS خود را مورد بحث قرار می دهد. ابزاری که ما توسعه دادیم همه منظوره است به جز عدم توانایی در رسیدگی به وابستگی های بین تکراری چرخه ای. همچنین مفاهیم جدیدی را به HLS معرفی می کند، مانند مالتی پلکسرهای خط لوله. نتایج سنتز نشان می‌دهد که می‌توانیم به زمان‌بندی بهتر یا نتایج منطقه بهتری در مقایسه با Vivado HLS دست یابیم. علاوه بر این، Verilog RTL خروجی ابزار HLS ما از نظر خوانایی بهتر از Vivado HLS است. همچنین، جداول منابع زمانی که هم برای واحدهای حسابی و هم برای رجیسترها تولید می‌کنیم، اشکال زدایی و اصلاح RTL را برای طراح آسان‌تر می‌کند. Boru hatlı aritmetik modülleri kullanan bir boru hatlı Sahada Programlanabilir Kapı Dizileri (FPGA) modülünün tasarlanması, özellikle Başlatma Aralığı birden fazla olduğunda, tahsisat, çizelgeleme ve bağlama biğlama bircüreyorme se. Yüksek işlem yüküne sahip algoritmalar söz konusu olduğunda, örneğin video işlemede, bu hata yapmaya eğilimli ve zaman alan süreçleri otomatikleştirmek son derece gereklidir. Bu tezde، FPGA'de bir optik akış tasarımının hızlı geliştirilmesi sırasında yaşadığımız Yüksek Düzeyli Sentez (HLS) deneyimimizi paylaştık. Elimizdeki optik akış tasarımı ve benzeri görüntü işleme problemleri için geliştirdiğimiz HLS aracını ve Vivado HLS'yi kullanarak ayrı ayrı aynı tasarımı gerçekleştirdik. بو تز، ساهیپ اولدوغوموز تاساریم مشکلینی آچیکلیور و داها سونرا کندی HLS آراسیمیزی دتایلی بیر شکلیلده آنلاتیور. Geliştirdiğimiz araç, döngüsel ara iterasyon bağımlılıklarını işleyememe dışında oldukça genel amaçlı bir araçtır. Ayrıca، "boruhatlı çoklayıcılar" gibi HLS'ye yeni kavramlar getiriyor. Sentez sonuçları, Vivado HLS'ye kıyasla daha iyi zamanlama veya daha iyi alan sonuçları elde edebildiğimizi gösteriyor. Dahası، HLS aracımızın Verilog RTL'si Vivado HLS'den daha okunabilirdir. Uniteler ve yazmaçlar için üretilen kaynak zaman tabloları da düşünüldüğünde, tasarımcının RTL'de hata ayıklamasını و elle değişiklik yapabilmesini daha kolay hale gelmektedir.