العودة إلى البحث

تركيب عالي المستوى للتصميم السريع لأنابيب معالجة الفيديو

العنوان	تركيب عالي المستوى للتصميم السريع لأنابيب معالجة الفيديو
المؤلف	جميل، أيدين امري
تاريخ النشر:	2017-01
الموضوع	هندسة الحاسوب وعلوم الحاسوب والتحكم، الأجهزة، الدوائر الإلكترونية، الدوائر المنطقية، الدوائر الرقمية، الدوائر الرقمية المتكاملة، المنطق الرقمي، الفيديو الرقمي، الدوائر المتكاملة
النوع	وثيقة
اللغة	الإنجليزية
رقمي	نعم
مخطوط	لا
المكتبة:	جامعة اوزيجين
رقم السجل	6f485e44-a2c0-4428-83c5-1564b51cdd70
موقع المكتبة	قسم الهندسة الكهربائية والإلكترونية
التاريخ	2017-01
نص عينة	يعد مفهوم خطوط الأنابيب تقنية أساسية في تصميم الأجهزة الرقمية، والتي تعمل على زيادة تردد الساعة إلى الحد الأقصى أو تقليل الموارد. إن تصميم وحدة مصفوفة البوابة القابلة للبرمجة الميدانية (FPGA) باستخدام وحدات حسابية متصلة بالشبكة يجلب لنا مشكلات التخصيص والجدولة والربط الصعبة، خاصة عندما يكون الفاصل الزمني للبدء أكثر من واحد. في حالة الخوارزميات ذات التكلفة الحسابية العالية، على سبيل المثال، في معالجة الفيديو، نحتاج إلى أتمتة هذه العمليات المعرضة للأخطاء والمستهلكة للوقت. في هذه الأطروحة، نشارك خبرتنا في استخدام التركيب عالي المستوى (HLS) للتطوير السريع لتصميم التدفق البصري على FPGA. لقد قمنا بإجراء HLS باستخدام Vivado HLS بالإضافة إلى أداة HLS التي قمنا بتطويرها لتصميم التدفق البصري الموجود في متناول اليد ومشاكل معالجة الفيديو المماثلة. تصف الأطروحة مشكلة التصميم التي نواجهها ثم تناقش أداة HLS الخاصة بنا. الأداة التي قمنا بتطويرها ذات أغراض عامة باستثناء عدم القدرة على التعامل مع تبعيات التكرار الدوري. كما أنه يقدم مفاهيم جديدة لـ HLS، مثل معددات الإرسال عبر الأنابيب. تظهر نتائج التوليف أنه يمكننا تحقيق توقيت أفضل أو نتائج أفضل للمنطقة مقارنة بـ Vivado HLS. علاوة على ذلك، فإن مخرجات أداة Verilog RTL الخاصة بـ HLS أفضل من Vivado HLS من حيث سهولة القراءة. كما أن جداول الموارد الزمنية التي ننتجها لكل من الوحدات الحسابية والسجلات تسهل على المصمم تصحيح أخطاء RTL وتعديلها. تحتوي هذه الوحدات على وحدات رياضية قابلة للبرمجة من خلال وحدات Sahada Programlanabilir Kapı Dizileri (FPGA)، ووحدات تحكم متقدمة في الطيور القديمة، والتحسينات، والتشيزغلليم، والهواتف المحمولة. sürecine sebep oluyor. لقد تم إنشاء خوارزمية ذكية للغاية لإنشاء حساب قديم، وإنشاء مقاطع فيديو، ولكنها تحتاج إلى إعادة تشغيل وصيانة تلقائية في وقت واحد. ومع ذلك، تم إلغاء FPGA'de optik optik akış tasarımının ızlı ıştirilmesi sırasında yaşadığımız Yüksek Düzeyli Sentez (HLS) deneyimimizi paylaştık. قم بإزالة المشكلات البصرية من خلال حل المشكلات وحل المشكلات في HLS Aracını وVivado HLS'yi kullanarak. لكن، لقد قمت بحل مشاكل الإدمان وتسببت في حدوث مشاكل في HLS بالتفصيل. Geliştirdiğimiz araç, döngüsel ara iterasyon bağımlılıklarını şleyememe dışında oldukça Genel amaçlı bir araçtır. Ayrıca, "boruhatlı çoklayıcılar" gibi HLS'ye yeni kavramlar getiriyor. Sentez sonuçları, Vivado HLS'ye kıyasla daha iyi zamanlama veya daha iyi alan sonuçları elde edebildiğimizi gösteriyor. Dahası، HLS aracımızın Verilog RTL's Vivado HLS'den daha okunabilirdir. Uniteler ve yazmaçlar için üretilen kaynak zaman tabloları da şünüldüğünde, tasarımcının RTL'de hata ayıklamasını elle değişiklik yapabilmesini daha kolay hale gelmektedir.

عرض في المصدر جامعة اوزيجين جامعة اوزيجين - محرك بحث الآثار التاريخية والأرشيفات والدوريات

جامعة اوزيجين

تركيب عالي المستوى للتصميم السريع لأنابيب معالجة الفيديو

المؤلف جميل، أيدين امري

تاريخ النشر 2017-01

الموضوع هندسة الحاسوب وعلوم الحاسوب والتحكم، الأجهزة، الدوائر الإلكترونية، الدوائر المنطقية، الدوائر الرقمية، الدوائر الرقمية المتكاملة، المنطق الرقمي، الفيديو الرقمي، الدوائر المتكاملة

النوع وثيقة

اللغة الإنجليزية

رقمي نعم

مخطوط لا

المكتبة جامعة اوزيجين

رقم السجل 6f485e44-a2c0-4428-83c5-1564b51cdd70

موقع المكتبة قسم الهندسة الكهربائية والإلكترونية

التاريخ 2017-01

نص عينة يعد مفهوم خطوط الأنابيب تقنية أساسية في تصميم الأجهزة الرقمية، والتي تعمل على زيادة تردد الساعة إلى الحد الأقصى أو تقليل الموارد. إن تصميم وحدة مصفوفة البوابة القابلة للبرمجة الميدانية (FPGA) باستخدام وحدات حسابية متصلة بالشبكة يجلب لنا مشكلات التخصيص والجدولة والربط الصعبة، خاصة عندما يكون الفاصل الزمني للبدء أكثر من واحد. في حالة الخوارزميات ذات التكلفة الحسابية العالية، على سبيل المثال، في معالجة الفيديو، نحتاج إلى أتمتة هذه العمليات المعرضة للأخطاء والمستهلكة للوقت. في هذه الأطروحة، نشارك خبرتنا في استخدام التركيب عالي المستوى (HLS) للتطوير السريع لتصميم التدفق البصري على FPGA. لقد قمنا بإجراء HLS باستخدام Vivado HLS بالإضافة إلى أداة HLS التي قمنا بتطويرها لتصميم التدفق البصري الموجود في متناول اليد ومشاكل معالجة الفيديو المماثلة. تصف الأطروحة مشكلة التصميم التي نواجهها ثم تناقش أداة HLS الخاصة بنا. الأداة التي قمنا بتطويرها ذات أغراض عامة باستثناء عدم القدرة على التعامل مع تبعيات التكرار الدوري. كما أنه يقدم مفاهيم جديدة لـ HLS، مثل معددات الإرسال عبر الأنابيب. تظهر نتائج التوليف أنه يمكننا تحقيق توقيت أفضل أو نتائج أفضل للمنطقة مقارنة بـ Vivado HLS. علاوة على ذلك، فإن مخرجات أداة Verilog RTL الخاصة بـ HLS أفضل من Vivado HLS من حيث سهولة القراءة. كما أن جداول الموارد الزمنية التي ننتجها لكل من الوحدات الحسابية والسجلات تسهل على المصمم تصحيح أخطاء RTL وتعديلها. تحتوي هذه الوحدات على وحدات رياضية قابلة للبرمجة من خلال وحدات Sahada Programlanabilir Kapı Dizileri (FPGA)، ووحدات تحكم متقدمة في الطيور القديمة، والتحسينات، والتشيزغلليم، والهواتف المحمولة. sürecine sebep oluyor. لقد تم إنشاء خوارزمية ذكية للغاية لإنشاء حساب قديم، وإنشاء مقاطع فيديو، ولكنها تحتاج إلى إعادة تشغيل وصيانة تلقائية في وقت واحد. ومع ذلك، تم إلغاء FPGA'de optik optik akış tasarımının ızlı ıştirilmesi sırasında yaşadığımız Yüksek Düzeyli Sentez (HLS) deneyimimizi paylaştık. قم بإزالة المشكلات البصرية من خلال حل المشكلات وحل المشكلات في HLS Aracını وVivado HLS'yi kullanarak. لكن، لقد قمت بحل مشاكل الإدمان وتسببت في حدوث مشاكل في HLS بالتفصيل. Geliştirdiğimiz araç, döngüsel ara iterasyon bağımlılıklarını şleyememe dışında oldukça Genel amaçlı bir araçtır. Ayrıca, "boruhatlı çoklayıcılar" gibi HLS'ye yeni kavramlar getiriyor. Sentez sonuçları, Vivado HLS'ye kıyasla daha iyi zamanlama veya daha iyi alan sonuçları elde edebildiğimizi gösteriyor. Dahası، HLS aracımızın Verilog RTL's Vivado HLS'den daha okunabilirdir. Uniteler ve yazmaçlar için üretilen kaynak zaman tabloları da şünüldüğünde, tasarımcının RTL'de hata ayıklamasını elle değişiklik yapabilmesini daha kolay hale gelmektedir.