مدارهای سریع انتخاب و مخلوط کردن با اولویت ثابت یک و دو انتخابی

عنوان مدارهای سریع انتخاب و مخلوط کردن با اولویت ثابت یک و دو انتخابی
نویسنده توسون، مصطفی، اوزکان، ام. آکیف، گوزل، آیدین امره، اوغورداغ، حسن فاتح
تاریخ انتشار: 2016
محل انتشار - IEEE
موضوع رمزگذار اولویت چند انتخابی، داوری، انتخاب داده، محاسبات کامپیوتری، نمودارهای پیشوند، مدارهای منطقی پارامتر، بلوک IP
نوع سند
زبان انگلیسی
دیجیتال بله
نسخه خطی خیر
کتابخانه: دانشگاه اوزیغین
شناسه دارایی کتابخانه 978-1-5090-0693-9
شماره ثبت d68ab9ab-ab6f-45c4-a151-3d77b4fc2ea0
محل کتابخانه مهندسی برق و الکترونیک
تاریخ 2016
یادداشت‌ها با توجه به محدودیت های کپی رایت، دسترسی به متن کامل این مقاله تنها از طریق اشتراک امکان پذیر است.
متن نمونه رمزگذارها و آربیترهای اولویت معمولاً مولتی پلکسرها (muxes) را هدایت می کنند. بهینه‌سازی زمان تأخیر رمزگذارهای اولویت و درخت‌های مالتی پلکسر معمولاً به طور جداگانه در ادبیات انجام می‌شود. با این حال، در برخی از برنامه‌های کاربردی با وابستگی داده‌های دایره‌ای، تأخیر ترکیبی آربیتر و موکسینگ باید بهینه شود. علاوه بر این، نیاز روزافزون به توان عملیاتی وجود دارد. این به سوئیچ هایی نیاز دارد که بیش از یک درخواست را در هر چرخه انتخاب و چندگانه کنند. در این مقاله، ما خانواده‌ای از توپولوژی‌های مدار را پیشنهاد می‌کنیم که در آن کدگذاری اولویت یک یا دو درخواست را انتخاب می‌کند و به موازات muxing انجام می‌شود. ما ابتدا یک مدار منطقی مقیاس‌پذیر را برای مشکل مختل کردن با اولویت ثابت 1-pick ارائه می‌کنیم و سپس آن را به مسئله 2-pick گسترش می‌دهیم. ما معماری پیشنهادی را با همتای خود مقایسه می‌کنیم که فقط کدگذاری اولویت را با استفاده از کامپایلر طراحی سینوپسیس با کتابخانه استاندارد بدترین حالت ARM-Artisan TSMC 180 نانومتری انجام می‌دهد. نتایج نشان می‌دهد که بیشتر تأخیر کدگذاری اولویت در توپولوژی مدار پیشنهادی پنهان است.
DOI 10.1109/EWDTS.2016.7807642
مشاهده در منبع دانشگاه اوزیغین دانشگاه اوزیغین - موتور جستجوی آثار تاریخی، آرشیوها و نشریات
دانشگاه اوزیغین - موتور جستجوی آثار تاریخی، آرشیوها و نشریات دانشگاه اوزیغین

مدارهای سریع انتخاب و مخلوط کردن با اولویت ثابت یک و دو انتخابی

نویسنده توسون، مصطفی، اوزکان، ام. آکیف، گوزل، آیدین امره، اوغورداغ، حسن فاتح
تاریخ انتشار 2016
محل انتشار - IEEE
موضوع رمزگذار اولویت چند انتخابی، داوری، انتخاب داده، محاسبات کامپیوتری، نمودارهای پیشوند، مدارهای منطقی پارامتر، بلوک IP
نوع سند
زبان انگلیسی
دیجیتال بله
نسخه خطی خیر
کتابخانه دانشگاه اوزیغین
شناسه دارایی کتابخانه 978-1-5090-0693-9
شماره ثبت d68ab9ab-ab6f-45c4-a151-3d77b4fc2ea0
محل کتابخانه مهندسی برق و الکترونیک
تاریخ 2016
یادداشت‌ها با توجه به محدودیت های کپی رایت، دسترسی به متن کامل این مقاله تنها از طریق اشتراک امکان پذیر است.
متن نمونه رمزگذارها و آربیترهای اولویت معمولاً مولتی پلکسرها (muxes) را هدایت می کنند. بهینه‌سازی زمان تأخیر رمزگذارهای اولویت و درخت‌های مالتی پلکسر معمولاً به طور جداگانه در ادبیات انجام می‌شود. با این حال، در برخی از برنامه‌های کاربردی با وابستگی داده‌های دایره‌ای، تأخیر ترکیبی آربیتر و موکسینگ باید بهینه شود. علاوه بر این، نیاز روزافزون به توان عملیاتی وجود دارد. این به سوئیچ هایی نیاز دارد که بیش از یک درخواست را در هر چرخه انتخاب و چندگانه کنند. در این مقاله، ما خانواده‌ای از توپولوژی‌های مدار را پیشنهاد می‌کنیم که در آن کدگذاری اولویت یک یا دو درخواست را انتخاب می‌کند و به موازات muxing انجام می‌شود. ما ابتدا یک مدار منطقی مقیاس‌پذیر را برای مشکل مختل کردن با اولویت ثابت 1-pick ارائه می‌کنیم و سپس آن را به مسئله 2-pick گسترش می‌دهیم. ما معماری پیشنهادی را با همتای خود مقایسه می‌کنیم که فقط کدگذاری اولویت را با استفاده از کامپایلر طراحی سینوپسیس با کتابخانه استاندارد بدترین حالت ARM-Artisan TSMC 180 نانومتری انجام می‌دهد. نتایج نشان می‌دهد که بیشتر تأخیر کدگذاری اولویت در توپولوژی مدار پیشنهادی پنهان است.
DOI 10.1109/EWDTS.2016.7807642
دانشگاه اوزیغین - موتور جستجوی آثار تاریخی، آرشیوها و نشریات
دانشگاه اوزیغین شما در حال هدایت مجدد هستید...

لطفاً صبر کنید