طراحی مولدهای توالی شبه نویز 4 بیتی و 8 بیتی با مدار حفاظتی تمام شرایط صفر

عنوان طراحی مولدهای توالی شبه نویز 4 بیتی و 8 بیتی با مدار حفاظتی تمام شرایط صفر
نویسنده کورت، آلپر
تاریخ انتشار: 2021
محل انتشار - IEEE
نوع سند
زبان انگلیسی
دیجیتال بله
نسخه خطی خیر
کتابخانه: دانشگاه اوزیغین
شناسه دارایی کتابخانه 978-605011437-9
شماره ثبت 0f348d1a-de86-4bad-9360-a493a3f03e96
تاریخ 2021
متن نمونه توالی‌های شبه نویز (PN) برای سیستم‌های ارتباطی و اندازه‌گیری مدرن استفاده شده‌اند. آنها می توانند به صورت محلی در فرستنده و گیرنده تولید شوند. دنباله PN را می توان با ثبت های تغییر بازخورد خطی (LFSR) تولید کرد. در این مقاله، طرح های مولد توالی PN 4 بیتی و 8 بیتی مبتنی بر LFSR پیشنهاد شده است. اگرچه مولد توالی PN را می توان بر روی FPGA با VHDL پیاده سازی کرد، این مقاله بر روی پیاده سازی سخت افزاری ژنراتور توالی PN با مدارهای مجتمع (IC) تمرکز دارد که می توان آن را در بازار یافت تا هزینه FPGA را از بین ببرد و یک بلوک مولد توالی PN را طراحی کند که می تواند برای بسیاری از سیستم ها استفاده شود. در پیاده سازی سخت افزاری، اگر seed اولیه LFSR در شرایط صفر باشد (0 0 0 0 برای 4 بیت) سیستم قفل می شود و دنباله PN هرگز تولید نمی شود. برای غلبه بر این مشکل، مدار حفاظتی تمام شرایط صفر پیشنهاد شده است.
DOI 10.23919/ELECO54474.2021.9677883
مشاهده در منبع دانشگاه اوزیغین دانشگاه اوزیغین - موتور جستجوی آثار تاریخی، آرشیوها و نشریات
دانشگاه اوزیغین - موتور جستجوی آثار تاریخی، آرشیوها و نشریات دانشگاه اوزیغین

طراحی مولدهای توالی شبه نویز 4 بیتی و 8 بیتی با مدار حفاظتی تمام شرایط صفر

نویسنده کورت، آلپر
تاریخ انتشار 2021
محل انتشار - IEEE
نوع سند
زبان انگلیسی
دیجیتال بله
نسخه خطی خیر
کتابخانه دانشگاه اوزیغین
شناسه دارایی کتابخانه 978-605011437-9
شماره ثبت 0f348d1a-de86-4bad-9360-a493a3f03e96
تاریخ 2021
متن نمونه توالی‌های شبه نویز (PN) برای سیستم‌های ارتباطی و اندازه‌گیری مدرن استفاده شده‌اند. آنها می توانند به صورت محلی در فرستنده و گیرنده تولید شوند. دنباله PN را می توان با ثبت های تغییر بازخورد خطی (LFSR) تولید کرد. در این مقاله، طرح های مولد توالی PN 4 بیتی و 8 بیتی مبتنی بر LFSR پیشنهاد شده است. اگرچه مولد توالی PN را می توان بر روی FPGA با VHDL پیاده سازی کرد، این مقاله بر روی پیاده سازی سخت افزاری ژنراتور توالی PN با مدارهای مجتمع (IC) تمرکز دارد که می توان آن را در بازار یافت تا هزینه FPGA را از بین ببرد و یک بلوک مولد توالی PN را طراحی کند که می تواند برای بسیاری از سیستم ها استفاده شود. در پیاده سازی سخت افزاری، اگر seed اولیه LFSR در شرایط صفر باشد (0 0 0 0 برای 4 بیت) سیستم قفل می شود و دنباله PN هرگز تولید نمی شود. برای غلبه بر این مشکل، مدار حفاظتی تمام شرایط صفر پیشنهاد شده است.
DOI 10.23919/ELECO54474.2021.9677883
دانشگاه اوزیغین - موتور جستجوی آثار تاریخی، آرشیوها و نشریات
دانشگاه اوزیغین شما در حال هدایت مجدد هستید...

لطفاً صبر کنید