فشرده سازی جدول جستجوی بدون ضرر برای اجرای سخت افزاری توابع ماورایی

عنوان فشرده سازی جدول جستجوی بدون ضرر برای اجرای سخت افزاری توابع ماورایی
نویسنده Gener, Y. S., Gören, S., Uğurdağ, Hasan Fatih
تاریخ انتشار: 2019
محل انتشار - IEEE
موضوع LUT فشرده، سنتز منطقی، روش جدول چندپارتی
نوع سند
زبان انگلیسی
دیجیتال بله
نسخه خطی خیر
کتابخانه: دانشگاه اوزیغین
شناسه دارایی کتابخانه 978-1-7281-3915-9
شماره ثبت 8117e94a-dcb7-4ab8-874b-ef52f8507865
محل کتابخانه مهندسی برق و الکترونیک
تاریخ 2019
متن نمونه اجرای جدول جستجو (LUT) از توابع ماورایی اغلب تاخیر کمتری را در مقایسه با پیاده‌سازی‌های جبری در هزینه جریمه منطقه قابل توجه ارائه می‌دهد. روش جدول MultiPartite (MP) می‌تواند مشکل ناحیه را با تقسیم پیاده‌سازی به چندین LUT کوچکتر دور بزند. با این حال، حتی این LUT های کوچکتر ممکن است در طرح های MP با دقت بالا بزرگ باشند. فشرده سازی LUT بدون اتلاف را می توان برای یک یا چند مورد از این LUT ها اعمال کرد تا در برخی موارد منطقه و حتی زمان بندی را بهبود بخشد. روش های پیشرفته 2T-TIV و 3T-TIV جدول مقادیر اولیه (TIV) MP را به جدولی از محورها و جداول تفاوت از محورها تجزیه می کنند. تکنیک ما، که ما آن را با دسترسی کاملا تصادفی LUT (FR-dLUT) می نامیم، در عوض از تفاوت عناصر متوالی استفاده می کند و منجر به طیف کوچکتری از تفاوت ها می شود. ما همچنین یک نوع از FR-dLUT با کدگذاری طول متغیر (هافمن) به نام FR-dLUTVL را پیشنهاد می‌کنیم که اهمیتی به جداول تفاوت را وارد نمی‌کند و به سنتز منطقی اجازه می‌دهد آنها را بهینه کند. ما ژنراتورهای Verilog MP را برای سینوسی و نمایی پیاده‌سازی کردیم، جایی که TIV یک LUT معمولی و همچنین 2T-TIV، 3T-TIV، FR-dLUT، و FR-dLUT-VL است. ما طرح‌های تولید شده را روی FPGA سنتز کردیم و متوجه شدیم که تکنیک‌های ما حدود 10% بهبود در منطقه و زمان‌بندی فراتر از پیشرفته‌ترین در عرض بیت‌های بزرگ ایجاد می‌کنند.
DOI 10.1109/VLSI-SoC.2019.8920330
مشاهده در منبع دانشگاه اوزیغین دانشگاه اوزیغین - موتور جستجوی آثار تاریخی، آرشیوها و نشریات
دانشگاه اوزیغین - موتور جستجوی آثار تاریخی، آرشیوها و نشریات دانشگاه اوزیغین

فشرده سازی جدول جستجوی بدون ضرر برای اجرای سخت افزاری توابع ماورایی

نویسنده Gener, Y. S., Gören, S., Uğurdağ, Hasan Fatih
تاریخ انتشار 2019
محل انتشار - IEEE
موضوع LUT فشرده، سنتز منطقی، روش جدول چندپارتی
نوع سند
زبان انگلیسی
دیجیتال بله
نسخه خطی خیر
کتابخانه دانشگاه اوزیغین
شناسه دارایی کتابخانه 978-1-7281-3915-9
شماره ثبت 8117e94a-dcb7-4ab8-874b-ef52f8507865
محل کتابخانه مهندسی برق و الکترونیک
تاریخ 2019
متن نمونه اجرای جدول جستجو (LUT) از توابع ماورایی اغلب تاخیر کمتری را در مقایسه با پیاده‌سازی‌های جبری در هزینه جریمه منطقه قابل توجه ارائه می‌دهد. روش جدول MultiPartite (MP) می‌تواند مشکل ناحیه را با تقسیم پیاده‌سازی به چندین LUT کوچکتر دور بزند. با این حال، حتی این LUT های کوچکتر ممکن است در طرح های MP با دقت بالا بزرگ باشند. فشرده سازی LUT بدون اتلاف را می توان برای یک یا چند مورد از این LUT ها اعمال کرد تا در برخی موارد منطقه و حتی زمان بندی را بهبود بخشد. روش های پیشرفته 2T-TIV و 3T-TIV جدول مقادیر اولیه (TIV) MP را به جدولی از محورها و جداول تفاوت از محورها تجزیه می کنند. تکنیک ما، که ما آن را با دسترسی کاملا تصادفی LUT (FR-dLUT) می نامیم، در عوض از تفاوت عناصر متوالی استفاده می کند و منجر به طیف کوچکتری از تفاوت ها می شود. ما همچنین یک نوع از FR-dLUT با کدگذاری طول متغیر (هافمن) به نام FR-dLUTVL را پیشنهاد می‌کنیم که اهمیتی به جداول تفاوت را وارد نمی‌کند و به سنتز منطقی اجازه می‌دهد آنها را بهینه کند. ما ژنراتورهای Verilog MP را برای سینوسی و نمایی پیاده‌سازی کردیم، جایی که TIV یک LUT معمولی و همچنین 2T-TIV، 3T-TIV، FR-dLUT، و FR-dLUT-VL است. ما طرح‌های تولید شده را روی FPGA سنتز کردیم و متوجه شدیم که تکنیک‌های ما حدود 10% بهبود در منطقه و زمان‌بندی فراتر از پیشرفته‌ترین در عرض بیت‌های بزرگ ایجاد می‌کنند.
DOI 10.1109/VLSI-SoC.2019.8920330
دانشگاه اوزیغین - موتور جستجوی آثار تاریخی، آرشیوها و نشریات
دانشگاه اوزیغین شما در حال هدایت مجدد هستید...

لطفاً صبر کنید