ضغط جدول البحث بدون فقدان البيانات لتنفيذ الأجهزة للوظائف المتعالية
| العنوان | ضغط جدول البحث بدون فقدان البيانات لتنفيذ الأجهزة للوظائف المتعالية |
|---|---|
| المؤلف | جينير، Y. S.، جورين، S.، أوغورداغ، حسن فاتح |
| تاريخ النشر: | 2019 |
| مكان النشر | - IEEE |
| الموضوع | جدول البحث المضغوط، التركيب المنطقي، طريقة الجدول متعدد الأجزاء |
| النوع | وثيقة |
| اللغة | الإنجليزية |
| رقمي | نعم |
| مخطوط | لا |
| المكتبة: | جامعة اوزيجين |
| معرف أصل المكتبة | 978-1-7281-3915-9 |
| رقم السجل | 8117e94a-dcb7-4ab8-874b-ef52f8507865 |
| موقع المكتبة | الهندسة الكهربائية والإلكترونية |
| التاريخ | 2019 |
| نص عينة | غالبًا ما يوفر تنفيذ جدول البحث (LUT) للوظائف المتعالية زمن وصول أقل مقارنة بالتطبيقات الجبرية على حساب عقوبة المنطقة الكبيرة. يمكن لأسلوب الجدول متعدد الأجزاء (MP) التحايل على مشكلة المنطقة عن طريق تقسيم التنفيذ إلى عدة جداول بحثية أصغر. ومع ذلك، حتى جداول البحث الصغيرة هذه قد تكون كبيرة في تصميمات MP عالية الدقة. يمكن تطبيق ضغط جداول البحث (LUT) بدون فقدان البيانات على واحد أو أكثر من جداول البحث (LUT) لتحسين المنطقة وحتى التوقيت في بعض الحالات. تعمل طرق 2T-TIV و3T-TIV الحديثة على تحليل جدول القيم الأولية (TIV) لـ MP إلى جدول محاور وجداول الاختلافات عن المحاور. تستخدم تقنيتنا، التي نطلق عليها اسم LUT التفاضلي للوصول العشوائي الكامل (FR-dLUT)، بدلاً من ذلك اختلافات العناصر المتتالية وتؤدي إلى نطاق أصغر من الاختلافات. نقترح أيضًا نوعًا مختلفًا من FR-dLUT مع ترميز متغير الطول (Huffman) يسمى FR-dLUTVL، والذي يقدم عدم الاهتمام في جداول الاختلافات ويتيح للتركيب المنطقي تحسينها. قمنا بتنفيذ مولدات Verilog لـ MP للجيب والأسي، حيث TIV عبارة عن LUT تقليدي بالإضافة إلى 2T-TIV و3T-TIV وFR-dLUT وFR-dLUT-VL. قمنا بتجميع التصميمات التي تم إنشاؤها على FPGA ووجدنا أن تقنياتنا تنتج تحسينًا بنسبة 10% تقريبًا في المنطقة والتوقيت بما يتجاوز أحدث ما توصلت إليه التكنولوجيا في عروض البت الكبيرة. |
| DOI | 10.1109/VLSI-SoC.2019.8920330 |
