بازگشت به جستجو

اجرای FPGA یک الگوریتم جریان نوری متراکم با استفاده از altera openCL SDK

عنوان	اجرای FPGA یک الگوریتم جریان نوری متراکم با استفاده از altera openCL SDK
نویسنده	اولوتاش، اوموت، توسون، مصطفی، لونت، وجدی امره، بویوکایدین، دی، آکگون، تی، اوغورداغ، حسن فاتح
تاریخ انتشار:	2017
محل انتشار	- انتشارات بین المللی Springer
موضوع	Altera SDK برای OpenCL، جریان نوری متراکم، FPGA، سنتز سطح بالا
نوع	سند
زبان	انگلیسی
دیجیتال	بله
نسخه خطی	خیر
کتابخانه:	دانشگاه اوزیغین
شناسه دارایی کتابخانه	978-3-319-67596-1
شماره ثبت	d0e77f5e-d4be-4e17-b68a-0059ec35ec65
محل کتابخانه	مهندسی برق و الکترونیک
تاریخ	2017
یادداشت‌ها	با توجه به محدودیت های کپی رایت، دسترسی به متن کامل این مقاله تنها از طریق اشتراک امکان پذیر است.
متن نمونه	شتاب FPGA الگوریتم‌های محاسباتی فشرده معمولاً به دلیل تلاش‌های طولانی طراحی Verilog یا VHDL RTL که آنها نیاز دارند، عملی تلقی نمی‌شود. الگوریتم های موازی داده یک پلت فرم جایگزین برای شتاب دارند، یعنی GPU. دو زبان به طور گسترده برای برنامه نویسی GPU استفاده می شود، CUDA و OpenCL. OpenCL به دلیل قابل حمل بودن برای اکثر CPU های چند هسته ای و اکثر GPU ها، انتخاب بسیاری از کدنویس ها است. OpenCL SDK برای FPGA و سنتز سطح بالا (HLS) به طور کلی شتاب FPGA را واقعاً امکان پذیر می کند. در برنامه های موازی داده، سنتز مبتنی بر OpenCL بر HLS سنتی ترجیح داده می شود زیرا می تواند به طور یکپارچه برای GPU ها و FPGA ها مورد هدف قرار گیرد. این مقاله تجربیات ما را در مورد هدف قرار دادن یک الگوریتم جریان نوری تقاضا برای یک FPGA سطح بالا و همچنین یک GPU سطح بالا با استفاده از OpenCL به اشتراک می گذارد. ما نتایج توان و توان مصرفی را در هر دو پلت فرم ارائه می دهیم.
DOI	10.1007/978-3-319-67597-8_9
Cilt	778

مشاهده در منبع دانشگاه اوزیغین دانشگاه اوزیغین - موتور جستجوی آثار تاریخی، آرشیوها و نشریات

دانشگاه اوزیغین

اجرای FPGA یک الگوریتم جریان نوری متراکم با استفاده از altera openCL SDK

نویسنده اولوتاش، اوموت، توسون، مصطفی، لونت، وجدی امره، بویوکایدین، دی، آکگون، تی، اوغورداغ، حسن فاتح

تاریخ انتشار 2017

محل انتشار - انتشارات بین المللی Springer

موضوع Altera SDK برای OpenCL، جریان نوری متراکم، FPGA، سنتز سطح بالا

نوع سند

زبان انگلیسی

دیجیتال بله

نسخه خطی خیر

کتابخانه دانشگاه اوزیغین

شناسه دارایی کتابخانه 978-3-319-67596-1

شماره ثبت d0e77f5e-d4be-4e17-b68a-0059ec35ec65

محل کتابخانه مهندسی برق و الکترونیک

تاریخ 2017

یادداشت‌ها با توجه به محدودیت های کپی رایت، دسترسی به متن کامل این مقاله تنها از طریق اشتراک امکان پذیر است.

متن نمونه شتاب FPGA الگوریتم‌های محاسباتی فشرده معمولاً به دلیل تلاش‌های طولانی طراحی Verilog یا VHDL RTL که آنها نیاز دارند، عملی تلقی نمی‌شود. الگوریتم های موازی داده یک پلت فرم جایگزین برای شتاب دارند، یعنی GPU. دو زبان به طور گسترده برای برنامه نویسی GPU استفاده می شود، CUDA و OpenCL. OpenCL به دلیل قابل حمل بودن برای اکثر CPU های چند هسته ای و اکثر GPU ها، انتخاب بسیاری از کدنویس ها است. OpenCL SDK برای FPGA و سنتز سطح بالا (HLS) به طور کلی شتاب FPGA را واقعاً امکان پذیر می کند. در برنامه های موازی داده، سنتز مبتنی بر OpenCL بر HLS سنتی ترجیح داده می شود زیرا می تواند به طور یکپارچه برای GPU ها و FPGA ها مورد هدف قرار گیرد. این مقاله تجربیات ما را در مورد هدف قرار دادن یک الگوریتم جریان نوری تقاضا برای یک FPGA سطح بالا و همچنین یک GPU سطح بالا با استفاده از OpenCL به اشتراک می گذارد. ما نتایج توان و توان مصرفی را در هر دو پلت فرم ارائه می دهیم.

DOI 10.1007/978-3-319-67597-8_9

Cilt 778