تنفيذ FPGA لخوارزمية التدفق البصري الكثيف باستخدام Altera openCL SDK
| العنوان | تنفيذ FPGA لخوارزمية التدفق البصري الكثيف باستخدام Altera openCL SDK |
|---|---|
| المؤلف | أولوتاش، أوموت، طوسون، مصطفى، ليفينت، وجدي أمره، بويوكايدين، د.، أكغون، ت.، أوغورداغ، حسن فاتح |
| تاريخ النشر: | 2017 |
| مكان النشر | - سبرينغر الدولية للنشر |
| الموضوع | Altera SDK لـ OpenCL، التدفق البصري الكثيف، FPGA، التوليف عالي المستوى |
| النوع | وثيقة |
| اللغة | الإنجليزية |
| رقمي | نعم |
| مخطوط | لا |
| المكتبة: | جامعة اوزيجين |
| معرف أصل المكتبة | 978-3-319-67596-1 |
| رقم السجل | d0e77f5e-d4be-4e17-b68a-0059ec35ec65 |
| موقع المكتبة | الهندسة الكهربائية والإلكترونية |
| التاريخ | 2017 |
| ملاحظات | نظرًا لقيود حقوق الطبع والنشر، فإن الوصول إلى النص الكامل لهذه المقالة متاح فقط عبر الاشتراك. |
| نص عينة | عادةً لا يعتبر تسريع FPGA للخوارزميات ذات الحوسبة المكثفة ممكنًا بسبب جهود التصميم الطويلة التي تتطلبها Verilog أو VHDL RTL. تمتلك خوارزميات البيانات المتوازية منصة بديلة للتسريع، وهي GPU. يتم استخدام لغتين على نطاق واسع لبرمجة GPU، CUDA وOpenCL. يعد OpenCL خيارًا للعديد من المبرمجين نظرًا لقابليته للنقل إلى معظم وحدات المعالجة المركزية متعددة النواة ومعظم وحدات معالجة الرسومات. OpenCL SDK لـ FPGAs والتوليف عالي المستوى (HLS) بشكل عام يجعل تسريع FPGA ممكنًا حقًا. في التطبيقات المتوازية للبيانات، يُفضل التوليف القائم على OpenCL على HLS التقليدي حيث يمكن استهدافه بسلاسة لكل من وحدات معالجة الرسومات وFPGAs. تشارك هذه الورقة تجاربنا في استهداف خوارزمية التدفق البصري المتطلبة لـ FPGA المتطورة بالإضافة إلى وحدة معالجة الرسومات المتطورة باستخدام OpenCL. نحن نقدم نتائج الإنتاجية واستهلاك الطاقة على كلا النظامين الأساسيين. |
| DOI | 10.1007/978-3-319-67597-8_9 |
| Cilt | 778 |
