بازگشت به جستجو

سنتز درخت ساعت آنالوگ

عنوان	سنتز درخت ساعت آنالوگ
نویسنده	گونر، گوخان
تاریخ انتشار:	2014-01
موضوع	مدارهای ظرفیت سوئیچ، مدارهای مجتمع آنالوگ، طراحی مدارهای مجتمع
نوع	سند
زبان	انگلیسی
دیجیتال	بله
نسخه خطی	خیر
کتابخانه:	دانشگاه اوزیغین
شماره ثبت	93d90b5c-2b22-4dfd-bb5e-a736b78b5e60
محل کتابخانه	گروه مهندسی برق و الکترونیک
تاریخ	2014-01
یادداشت‌ها	TÜBİTAK; کمیسیون اروپا
متن نمونه	طراحی شبکه ساعت مدارهای آنالوگ سوئیچ شده (AAD) یک فرآیند دستی است که به زمان قابل توجهی نیاز دارد و مستعد خطاهایی است که ممکن است منجر به دوباره کاری تراشه شود. ارائه یک راه حل اتوماتیک یا نیمه اتوماتیک برای این مشکل کمک بزرگی به صنعت خواهد کرد. اتوماسیون سنتز شبکه ساعت که معادل دیجیتالی مشکل است امکان پذیر است و در حال حاضر نرم افزارهای تجاری وجود دارند که این کار را انجام می دهند. این ما را تشویق کرد تا روی اتوماسیون معادل آنالوگ مشکل کار کنیم. اگرچه نسخه آنالوگ مشکل مشابه نسخه دیجیتالی خود است، اما در برخی نکات کلیدی تفاوت هایی وجود دارد. در حالی که هدف در مسئله دیجیتال انتقال سیگنال ساعت منبع به هزاران نقطه با رانش صفر است، هدف در مدارهای آنالوگ انتقال سیگنال ساعت منبع به صدها نقطه با مقداری رانش بین برخی نقاط است. علاوه بر این، تولید نسخه های تقسیم شده سیگنال ساعت منبع در طراحی آنالوگ و محدود کردن جابجایی سیگنال های تولید شده بسته به سیگنال ساعت منبع نیز ممکن است بخشی از مشکل باشد. رویکرد ما نه تنها طراحی مدار شبکه ساعت AAD را سرعت می بخشد، بلکه وقوع خطاهایی را که باعث تکرار طراحی می شود کاهش می دهد. یکی دیگر از مزایای رویکرد ما این است که زمان طراحی مدار آنالوگ کوتاه شده است زیرا نیازی به صرف زمان برای تنظیم متقارن مسیرهای ساعت در مدار نیست. جریانی که ما توصیه می کنیم شامل چهار مرحله است: تجزیه و تحلیل نیازمندی ها، تعیین هدف، طراحی و ترکیب و تأیید. مرحله اول، آنالیز نیازمندی ها، با مصاحبه با طراح آنالوگ شروع می شود، با به دست آوردن برخی پارامترهای فیزیکی از طراحی آنالوگ ادامه می یابد و با تهیه لیستی شامل فازهای ساعت و روابط بین این فازها به پایان می رسد. در مرحله دوم که تنظیم هدف نامیده می شود، از برنامه های مبتنی بر نمودار استفاده می شود. در اینجا، ما به طور موثر یک مسئله تخصصی "طولانی ترین مسیر" را حل می کنیم تا یک زمان بندی ساعتی بدست آوریم که محدودیت های به دست آمده در مرحله اول را برآورده می کند. در مرحله سوم مسئله سنتز مدار ساعت را به دو سطح درخت ساعت داخلی و خارجی تقسیم می کنیم و اهداف تولید شده در مرحله قبل را به صورت خودکار به نرم افزار سنتز شبکه ساعت تجاری مورد استفاده خود منتقل می کنیم. در آخرین مرحله، مرحله تأیید، آزمایش می کنیم که آیا محدودیت های زمانی را که در مرحله اول به دست آورده ایم، برآورده می کنیم یا خیر. در اینجا، ما همچنین شبیه‌سازی‌های SPICE را انجام می‌دهیم تا بررسی کنیم که آیا مدار معیارهای عملکردی مانند شمارش بیت موثر (EBS) را برآورده می‌کند یا خیر. نتیجه گیری ما این است که جریان پیشنهادی ما زمان طراحی را به میزان قابل توجهی کاهش می دهد و احتمال خطا را به میزان قابل توجهی کاهش می دهد. مقادیر EBS به‌دست‌آمده در نتیجه جریان نشان می‌دهد که وقتی جریان را در طرح آزمایشی خود اعمال می‌کنیم (60 MSps Flash ADC با ورودی دیفرانسیل 10 بیتی 0.18 میکرون 2 مرحله‌ای)، به محتمل‌ترین مقادیر EBS که می‌توانیم تحت محدودیت‌های زمانی به دست آوریم بسیار نزدیک هستیم. در نهایت باید اشاره کنیم که اگر از سه فاز جریان پیشنهادی خود (به جز فاز سوم، طراحی و سنتز) در طراحی شبکه ساعت دستی استفاده کنیم، می‌توانیم طراحی دستی را سیستماتیک‌تر، سریع‌تر و مقاوم‌تر به خطا کنیم (جریان نیمه خودکار). رسپین های سیلیکونی ارائه یک راه حل اتوماتیک یا حتی نیمه اتوماتیک برای این مشکل به نفع صنعت بسیار خواهد بود. مشکل معادل در حوزه دیجیتال، به نام سنتز درخت ساعت، کاملاً خودکار است و نرم افزارهای تجاری وجود دارند که آن را مدیریت می کنند. این ما را تشویق کرد تا روی یک جریان خودکار برای مشکل آنالوگ کار کنیم. نسخه آنالوگ مشکل مشابه نسخه دیجیتال است اما تفاوت های اساسی دارد. در حالی که هدف در مسئله دیجیتال توزیع ساعت منبع به هزاران نقطه پایانی با انحراف صفر است، مشکل آنالوگ با هدف توزیع ساعت منبع به چند صد نقطه با انحراف عمدی بین برخی از نقاط پایانی است. در مشکل آنالوگ، گاهی اوقات تولید نسخه های تقسیم شده از ساعت منبع و محدود کردن انحراف آنها نسبت به ساعت منبع نیز ممکن است بخشی از مشکل باشد. رویکرد ما نه تنها طراحی مدارهای ساعت را برای SDAC ها سرعت می بخشد، بلکه شانس ریسپین را نیز کاهش می دهد. به عنوان یک مزیت اضافی، سرعت طراحی مدار آنالوگ را افزایش می دهد زیرا طراح نیازی به صرف زمان برای اطمینان از متقارن بودن مسیرهای ساعت در داخل طرح آنالوگ ندارد. جریان پیشنهادی ما دارای چهار مرحله است، یعنی تجزیه و تحلیل نیازمندی ها، تعیین هدف، طراحی و سنتز و تأیید. مرحله اول، آنالیز نیازمندی ها، با مصاحبه با طراح شروع می شود، با استخراج برخی از پارامترهای فیزیکی از طراحی آنالوگ ادامه می یابد و با فهرستی از فازهای ساعت و محدودیت های زمانی بین آنها نتیجه می گیرد. مرحله دوم تعیین هدف دارای چندین ابزار گراف محور است. در این مرحله، ما یک مسئله تخصصی طولانی‌ترین مسیر را به طور موثر حل می‌کنیم تا برنامه‌ای از لبه‌های ساعت ارائه کنیم که در نتیجه محدودیت‌های کشف‌شده در فاز اول را برآورده می‌کند. در مرحله سوم، مسئله سنتز مدار ساعت را به دو سطح تقسیم می‌کنیم، یعنی درخت‌های ساعت درونی و بیرونی، و یک نرم‌افزار سنتز درخت ساعت تجاری را به صورت خودکار با اهداف تولید شده در فاز قبل هدایت می‌کنیم. آخرین مرحله تأیید است، که در آن بررسی می‌کنیم که آیا محدودیت‌های زمانی را که در مرحله اول با هم قرار داده‌ایم برآورده کرده‌ایم یا خیر. در این مرحله، شبیه‌سازی‌های SPICE را نیز انجام می‌دهیم و بررسی می‌کنیم که آیا مدار به طور کلی دارای ارقام قابل قبولی مانند تعداد موثر بیت (ENOB) است یا خیر. نتیجه این است که جریان ما در زمان طراحی قابل توجهی صرفه جویی می کند و آن را کمتر مستعد خطا می کند. ENOB هایی که پس از جریان ما به دست می آیند، هنگامی که جریان برای یک طرح آزمایشی خاص اعمال می شود (یک ورودی 2 مرحله ای دیفرانسیل 10 بیتی 0.18 میکرون 60 MSps Flash ADC)، نشان می دهد که با این جریان می توانیم به ENOB هایی دست یابیم که کاملاً به بهترین ENOB های ممکن تحت محدودیت های زمان بندی داده شده نزدیک هستند. در آخر باید اشاره کنیم که سه مرحله از جریان ما (به جز فاز سوم، طراحی \& سنتز) را می توان با رویکرد طراحی درخت ساعت دستی استفاده کرد تا آن را سیستماتیک تر، در نتیجه سریع تر و کمتر خطا کند (یعنی جریان نیمه خودکار).

مشاهده در منبع دانشگاه اوزیغین دانشگاه اوزیغین - موتور جستجوی آثار تاریخی، آرشیوها و نشریات

دانشگاه اوزیغین

سنتز درخت ساعت آنالوگ

نویسنده گونر، گوخان

تاریخ انتشار 2014-01

موضوع مدارهای ظرفیت سوئیچ، مدارهای مجتمع آنالوگ، طراحی مدارهای مجتمع

نوع سند

زبان انگلیسی

دیجیتال بله

نسخه خطی خیر

کتابخانه دانشگاه اوزیغین

شماره ثبت 93d90b5c-2b22-4dfd-bb5e-a736b78b5e60

محل کتابخانه گروه مهندسی برق و الکترونیک

تاریخ 2014-01

یادداشت‌ها TÜBİTAK; کمیسیون اروپا

متن نمونه طراحی شبکه ساعت مدارهای آنالوگ سوئیچ شده (AAD) یک فرآیند دستی است که به زمان قابل توجهی نیاز دارد و مستعد خطاهایی است که ممکن است منجر به دوباره کاری تراشه شود. ارائه یک راه حل اتوماتیک یا نیمه اتوماتیک برای این مشکل کمک بزرگی به صنعت خواهد کرد. اتوماسیون سنتز شبکه ساعت که معادل دیجیتالی مشکل است امکان پذیر است و در حال حاضر نرم افزارهای تجاری وجود دارند که این کار را انجام می دهند. این ما را تشویق کرد تا روی اتوماسیون معادل آنالوگ مشکل کار کنیم. اگرچه نسخه آنالوگ مشکل مشابه نسخه دیجیتالی خود است، اما در برخی نکات کلیدی تفاوت هایی وجود دارد. در حالی که هدف در مسئله دیجیتال انتقال سیگنال ساعت منبع به هزاران نقطه با رانش صفر است، هدف در مدارهای آنالوگ انتقال سیگنال ساعت منبع به صدها نقطه با مقداری رانش بین برخی نقاط است. علاوه بر این، تولید نسخه های تقسیم شده سیگنال ساعت منبع در طراحی آنالوگ و محدود کردن جابجایی سیگنال های تولید شده بسته به سیگنال ساعت منبع نیز ممکن است بخشی از مشکل باشد. رویکرد ما نه تنها طراحی مدار شبکه ساعت AAD را سرعت می بخشد، بلکه وقوع خطاهایی را که باعث تکرار طراحی می شود کاهش می دهد. یکی دیگر از مزایای رویکرد ما این است که زمان طراحی مدار آنالوگ کوتاه شده است زیرا نیازی به صرف زمان برای تنظیم متقارن مسیرهای ساعت در مدار نیست. جریانی که ما توصیه می کنیم شامل چهار مرحله است: تجزیه و تحلیل نیازمندی ها، تعیین هدف، طراحی و ترکیب و تأیید. مرحله اول، آنالیز نیازمندی ها، با مصاحبه با طراح آنالوگ شروع می شود، با به دست آوردن برخی پارامترهای فیزیکی از طراحی آنالوگ ادامه می یابد و با تهیه لیستی شامل فازهای ساعت و روابط بین این فازها به پایان می رسد. در مرحله دوم که تنظیم هدف نامیده می شود، از برنامه های مبتنی بر نمودار استفاده می شود. در اینجا، ما به طور موثر یک مسئله تخصصی "طولانی ترین مسیر" را حل می کنیم تا یک زمان بندی ساعتی بدست آوریم که محدودیت های به دست آمده در مرحله اول را برآورده می کند. در مرحله سوم مسئله سنتز مدار ساعت را به دو سطح درخت ساعت داخلی و خارجی تقسیم می کنیم و اهداف تولید شده در مرحله قبل را به صورت خودکار به نرم افزار سنتز شبکه ساعت تجاری مورد استفاده خود منتقل می کنیم. در آخرین مرحله، مرحله تأیید، آزمایش می کنیم که آیا محدودیت های زمانی را که در مرحله اول به دست آورده ایم، برآورده می کنیم یا خیر. در اینجا، ما همچنین شبیه‌سازی‌های SPICE را انجام می‌دهیم تا بررسی کنیم که آیا مدار معیارهای عملکردی مانند شمارش بیت موثر (EBS) را برآورده می‌کند یا خیر. نتیجه گیری ما این است که جریان پیشنهادی ما زمان طراحی را به میزان قابل توجهی کاهش می دهد و احتمال خطا را به میزان قابل توجهی کاهش می دهد. مقادیر EBS به‌دست‌آمده در نتیجه جریان نشان می‌دهد که وقتی جریان را در طرح آزمایشی خود اعمال می‌کنیم (60 MSps Flash ADC با ورودی دیفرانسیل 10 بیتی 0.18 میکرون 2 مرحله‌ای)، به محتمل‌ترین مقادیر EBS که می‌توانیم تحت محدودیت‌های زمانی به دست آوریم بسیار نزدیک هستیم. در نهایت باید اشاره کنیم که اگر از سه فاز جریان پیشنهادی خود (به جز فاز سوم، طراحی و سنتز) در طراحی شبکه ساعت دستی استفاده کنیم، می‌توانیم طراحی دستی را سیستماتیک‌تر، سریع‌تر و مقاوم‌تر به خطا کنیم (جریان نیمه خودکار). رسپین های سیلیکونی ارائه یک راه حل اتوماتیک یا حتی نیمه اتوماتیک برای این مشکل به نفع صنعت بسیار خواهد بود. مشکل معادل در حوزه دیجیتال، به نام سنتز درخت ساعت، کاملاً خودکار است و نرم افزارهای تجاری وجود دارند که آن را مدیریت می کنند. این ما را تشویق کرد تا روی یک جریان خودکار برای مشکل آنالوگ کار کنیم. نسخه آنالوگ مشکل مشابه نسخه دیجیتال است اما تفاوت های اساسی دارد. در حالی که هدف در مسئله دیجیتال توزیع ساعت منبع به هزاران نقطه پایانی با انحراف صفر است، مشکل آنالوگ با هدف توزیع ساعت منبع به چند صد نقطه با انحراف عمدی بین برخی از نقاط پایانی است. در مشکل آنالوگ، گاهی اوقات تولید نسخه های تقسیم شده از ساعت منبع و محدود کردن انحراف آنها نسبت به ساعت منبع نیز ممکن است بخشی از مشکل باشد. رویکرد ما نه تنها طراحی مدارهای ساعت را برای SDAC ها سرعت می بخشد، بلکه شانس ریسپین را نیز کاهش می دهد. به عنوان یک مزیت اضافی، سرعت طراحی مدار آنالوگ را افزایش می دهد زیرا طراح نیازی به صرف زمان برای اطمینان از متقارن بودن مسیرهای ساعت در داخل طرح آنالوگ ندارد. جریان پیشنهادی ما دارای چهار مرحله است، یعنی تجزیه و تحلیل نیازمندی ها، تعیین هدف، طراحی و سنتز و تأیید. مرحله اول، آنالیز نیازمندی ها، با مصاحبه با طراح شروع می شود، با استخراج برخی از پارامترهای فیزیکی از طراحی آنالوگ ادامه می یابد و با فهرستی از فازهای ساعت و محدودیت های زمانی بین آنها نتیجه می گیرد. مرحله دوم تعیین هدف دارای چندین ابزار گراف محور است. در این مرحله، ما یک مسئله تخصصی طولانی‌ترین مسیر را به طور موثر حل می‌کنیم تا برنامه‌ای از لبه‌های ساعت ارائه کنیم که در نتیجه محدودیت‌های کشف‌شده در فاز اول را برآورده می‌کند. در مرحله سوم، مسئله سنتز مدار ساعت را به دو سطح تقسیم می‌کنیم، یعنی درخت‌های ساعت درونی و بیرونی، و یک نرم‌افزار سنتز درخت ساعت تجاری را به صورت خودکار با اهداف تولید شده در فاز قبل هدایت می‌کنیم. آخرین مرحله تأیید است، که در آن بررسی می‌کنیم که آیا محدودیت‌های زمانی را که در مرحله اول با هم قرار داده‌ایم برآورده کرده‌ایم یا خیر. در این مرحله، شبیه‌سازی‌های SPICE را نیز انجام می‌دهیم و بررسی می‌کنیم که آیا مدار به طور کلی دارای ارقام قابل قبولی مانند تعداد موثر بیت (ENOB) است یا خیر. نتیجه این است که جریان ما در زمان طراحی قابل توجهی صرفه جویی می کند و آن را کمتر مستعد خطا می کند. ENOB هایی که پس از جریان ما به دست می آیند، هنگامی که جریان برای یک طرح آزمایشی خاص اعمال می شود (یک ورودی 2 مرحله ای دیفرانسیل 10 بیتی 0.18 میکرون 60 MSps Flash ADC)، نشان می دهد که با این جریان می توانیم به ENOB هایی دست یابیم که کاملاً به بهترین ENOB های ممکن تحت محدودیت های زمان بندی داده شده نزدیک هستند. در آخر باید اشاره کنیم که سه مرحله از جریان ما (به جز فاز سوم، طراحی \& سنتز) را می توان با رویکرد طراحی درخت ساعت دستی استفاده کرد تا آن را سیستماتیک تر، در نتیجه سریع تر و کمتر خطا کند (یعنی جریان نیمه خودکار).