یک DAC 1GS/S، 9-BIT I interleaved (2+1)-bit سپس 2-bit در هر چرخه، SAR ADC رایگان مرجع
| عنوان | یک DAC 1GS/S، 9-BIT I interleaved (2+1)-bit سپس 2-bit در هر چرخه، SAR ADC رایگان مرجع |
|---|---|
| نویسنده | الساوی، سلما ح. |
| تاریخ انتشار: | 2019-01-02 |
| موضوع | مبدل های آنالوگ |
| نوع | سند |
| زبان | انگلیسی |
| دیجیتال | بله |
| نسخه خطی | خیر |
| کتابخانه: | دانشگاه اوزیغین |
| شماره ثبت | 9edb8bab-533e-4df4-81ee-73b8e00cbe3d |
| محل کتابخانه | گروه مهندسی برق و الکترونیک |
| تاریخ | 2019-01-02 |
| متن نمونه | این کار یک مبدل ثبت تقریبی متوالی آنالوگ به دیجیتال (SAR ADC) با سرعت بالا و وضوح متوسط ارائه میکند که برای کاربردهای فرستنده و گیرنده ماهوارهای کم نویز و توان کم طراحی شده است. سیستم پیشنهادی یک (2+1) سپس 2 بیت در هر سیکل SAR ADC با نرخ نمونهبرداری 1GS/s، وضوح 9 بیت است که در فناوری CMOS استاندارد 65 نانومتری طراحی و مشخص میشود. سیستم طراحی شده 9 بیت را با یک طرح سوئیچینگ ویژه در مجموع 4 سیکل در هر نمونه به طور موثر حل می کند. این امر با به هم پیوستن 4 مبدل دیجیتال خازنی به آنالوگ (C-DAC) با ظرفیت واحد 1fF به دست می آید. از آنجایی که interleaving فقط به DAC های غیرفعال محدود می شود که به خوبی مطابقت دارند، طراحی از اشکالات interleaving کامل رنج نمی برد. از این رو، بازده توان و معیارهای عملکرد به طور قابل توجهی بهتر در مقایسه با ADC های معمولی به دست آمده است. یک طرح زمانبندی ویژه با یک مقایسهکننده تک بیت اول اضافی برای ایجاد حاشیههای زمانبندی مناسب برای هر مرحله از یک منبع ساعت کم نویز 4 گیگاهرتزی که به آسانی در قسمت جلویی تبدیل مستقیم 8 گیگاهرتز در دسترس است، بهینه شده است. این مقایسهکننده نیز مانند سایر مقایسهکنندههای فعال در هر دو فاز در همپیچیدن مجدداً استفاده میشود. طرح پیشنهادی به تعداد موثر بیت (ENOB) 8.5 بیت در Nyquist با توان مصرفی کل 15 میلیوات (منبع 1.25 ولت) دست مییابد که منجر به رقم شایستگی (FoM) 38.37 fJ/مرحله تبدیل میشود. alcı-vericisi için yüksek hızlı orta çözünürlüklü bir SAR ADC (Analogtan Sayısala Çevirici) تاساریمی سونار. İleri sürülen sistem 65nm CMOS teknolojisi kullanılarak 9 بیتی çözünürlüklü tasarlanmış olup, (2 +1) و sonrasında 2 بیتی cevirimi ilerleyen 1Gsps hızında bir SAR ADC niteliğinde. تاسارلانان سیستم 9-بیتی اوزل بیر آناهترلاما روش ایله توپلامدا 4 دونوشومده چوزوملیبیلمکتیدیر. Bu performans değerleri 1-fF ünite kapasiteli 4 adet serpiştirmeli C- DAC kullanılarak başarılmıştır. Serpiştirme sadece tutalı işleşme gösteren pasif DAC devreleri ile sınırlı tutulduğundan full serpiştirme yöntemlerinde karşılaşılan problemler önlenmiştir. Böylece standard metodlara karşın daha yüksek performans değerleri elde edilmiştir. سیستم، önarayüzde hali hazırda var olan 8-GHz zamanlama sinyalinden türetilen 4GHz düşük gürültülü zaman kaynağı ile özel anahtarlanan ekstra bir karşılaştırıcı ile optimize edilmiştir. Diğer karşılaştırıcılar ile birlikte bu karşılaştırıcı da her bir serpişrime çevriminde tekrar kullanılmıştır. Bu tezde önerilen tasarım toplam 38.37 fJ در هر تبدیل شایستگی başararak، Nyquist hızında 8.5 ENOB çözünürlük sergilemişti. |