استخدام التوليف عالي المستوى للتصميم السريع لأنابيب معالجة الفيديو
| العنوان | استخدام التوليف عالي المستوى للتصميم السريع لأنابيب معالجة الفيديو |
|---|---|
| المؤلف | غوزيل، أيدين إمري، ليفنت، وجدي إمري، توسون، مصطفى، أوزكان، م. عاكف، أكغون، تي.، بويوكايدين، د.، إرباس، سي.، أوغورداغ، حسن فاتح |
| تاريخ النشر: | 2016 |
| مكان النشر | - IEEE |
| الموضوع | التوليف عالي المستوى، Vivado HLS، خطوط أنابيب معالجة الفيديو، التدفق البصري |
| النوع | وثيقة |
| اللغة | الإنجليزية |
| رقمي | نعم |
| مخطوط | لا |
| المكتبة: | جامعة اوزيجين |
| معرف أصل المكتبة | 978-1-5090-0693-9 |
| رقم السجل | a6a8d24e-1735-40fb-b778-03bf3069b9e6 |
| موقع المكتبة | الهندسة الكهربائية والإلكترونية |
| التاريخ | 2016 |
| ملاحظات | نظرًا لقيود حقوق الطبع والنشر، فإن الوصول إلى النص الكامل لهذه المقالة متاح فقط عبر الاشتراك. |
| نص عينة | في هذا العمل، نشارك خبرتنا في استخدام التركيب عالي المستوى (HLS) للتطوير السريع لتصميم التدفق البصري على FPGA. لقد قمنا بإجراء HLS باستخدام Vivado HLS بالإضافة إلى أداة HLS التي قمنا بتطويرها لتصميم التدفق البصري الموجود في متناول اليد ومشاكل معالجة الفيديو المماثلة. تصف الورقة أولاً مشكلة التصميم التي نواجهها ثم تناقش أداة HLS الخاصة بنا. لقد تبين أن الأداة التي طورناها ذات أغراض عامة باستثناء القدرة على التعامل مع تبعيات التكرار الدوري. كما أنه يقدم بعض المفاهيم الجديدة لـ HLS، مثل "مضاعفات الأنابيب". تظهر نتائج التوليف أنه يمكننا تحقيق توقيت أفضل أو نتائج أفضل للمنطقة مقارنة بـ Vivado HLS. علاوة على ذلك، فإن مخرجات أداة Verilog RTL الخاصة بنا HLS أكثر قابلية للقراءة من تلك الموجودة في Vivado HLS. وهذا يجعل من السهل على المصمم تصحيح أخطاء RTL وتعديلها. |
| DOI | 10.1109/EWDTS.2016.7807644 |
