Yazar
Gener, Y. S., Gören, S., Uğurdağ, Hasan Fatih
Basım Tarihi
2019
Basım Yeri
-
IEEE
Konu
Sıkıştırılmış LUT, Mantıksal sentez, Çok Parçalı tablo yöntemi
Tür
Belge
Dil
İngilizce
Dijital
Evet
Yazma
Hayır
Kütüphane
Özyeğin Üniversitesi
Demirbaş Numarası
978-1-7281-3915-9
Kayıt Numarası
8117e94a-dcb7-4ab8-874b-ef52f8507865
Lokasyon
Elektrik ve Elektronik Mühendisliği
Tarih
2019
Örnek Metin
Aşkın fonksiyonların Arama Tablosu (LUT) uygulaması, önemli alan cezası pahasına cebirsel uygulamalarla karşılaştırıldığında genellikle daha düşük gecikme süresi sunar. MultiPartite tablo yöntemi (MP), uygulamayı birden fazla küçük LUT'a bölerek alan sorununu çözebilir. Ancak bu küçük LUT'lar bile yüksek doğruluklu MP tasarımlarında büyük olabilir. Bazı durumlarda alanı ve hatta zamanlamayı daha da iyileştirmek için bu LUT'ların bir veya daha fazlasına kayıpsız LUT sıkıştırması uygulanabilir. En son teknolojiye sahip 2T-TIV ve 3T-TIV yöntemleri, MP'nin Başlangıç Değerleri Tablosunu (TIV), pivotlardan oluşan bir tabloya ve pivotlardan fark tablolarına ayrıştırır. Tam Rasgele Erişim diferansiyeli LUT (FR-dLUT) adını verdiğimiz tekniğimiz bunun yerine ardışık elemanların farklılıklarını kullanır ve daha küçük bir fark aralığıyla sonuçlanır. Ayrıca, FR-dLUTVL olarak adlandırılan değişken uzunluk kodlamalı (Huffman) bir FR-dLUT çeşidi de öneriyoruz; bu, fark tablolarına aldırış etmeyenleri tanıtır ve mantık sentezinin bunları optimize etmesini sağlar. TIV'nin geleneksel bir LUT'un yanı sıra 2T-TIV, 3T-TIV, FR-dLUT ve FR-dLUT-VL olduğu sinüs ve üstel için Verilog MP üreteçlerini uyguladık. Üretilen tasarımları FPGA üzerinde sentezledik ve tekniklerimizin büyük bit genişliklerinde alan ve zamanlamada son teknolojinin ötesinde %10 civarında iyileşme sağladığını gördük.
DOI
10.1109/VLSI-SoC.2019.8920330
