MCIM : area efficient multi-cycle integer multipliers

Name: MCIM : area efficient multi-cycle integer multipliers
Author: Houraniah, Ahmad

İsim	MCIM : area efficient multi-cycle integer multipliers
Yazar	Houraniah, Ahmad
Basım Tarihi:	2024-08-30T14:56:13Z
Konu	Computer network architectures, Microprocessors, Design and construction, Computer architecture, Computer science
Tür	Belge
Dil	İngilizce
Dijital	Evet
Yazma	Hayır
Kütüphane:	Özyeğin Üniversitesi
Kayıt Numarası	e7371776-3da1-4443-a426-24234a259aba
Lokasyon	Department of Computer Science
Tarih	2024-08-30T14:56:13Z
Örnek Metin	Fast multipliers with large bit widths can occupy significant silicon area, which, in turn, can be minimized by employing multi-cycle multipliers. This thesis introduces multiple architectures and parameterized Verilog circuit generators for Multi-Cycle Integer Multiplier (MCIM) designs. When implementing an algorithm in hardware or designing a low-end processor, it is possible that less than 1 multiplication is performed per clock cycle on the average. It is also possible that the multiplications per cycle is a fractional number, e.g., 3.5. In such case, we can surely use 4 multipliers, each with a throughput of 1 result per cycle. However, we can instead use 3 such multipliers plus a multiplier with throughput of 1/2. Resource sharing allows a multiplier with a lower throughput to be smaller, hence area savings. Our MCIM designs offer customization in regards to the throughput, latency, and clock frequency. Three MCIM architectures are proposed in this thesis, each with several variations. The architectures are optimized for different speeds and multiplication sizes, maximizing the area reductions that can be achieved for a given application. While the MCIM idea is for a throughput of 1/n, where n is an integer and n ≥ 2, the designs, their variations, and the results in this thesis are for n=2 and n=3. Furthermore, combinations of our MCIM designs can offer throughputs of 2/3 and 5/6. All proposed designs were automatically synthesized and tested for various bit widths. MCIM designs offer up to 21%, 42%, 32%, 42%, and 63% of area savings for bit widths 8, 16, 32, 64, and 128, with respect to synthesizing the "'' operator with a throughput of 1. Additionally, the proposed designs can also offer power savings under certain conditions., Büyük bit genişliklerine sahip hızlı çarpıcılar, önemli miktarda silikon alanı kaplayabilir. Bu alanı çoklu saat darbeli (kısaca darbe) çarpıcılar kullanarak en aza indirebiliriz. Bu tezde, yenilikçi ve verimli Çoklu-Darbeli Tamsayı Çarpıcıları (MCIM) çalışılmakta olup, ilgili tasarımların mimarileri ve parametrize Verilog devre üreteçleri tarif edilmektedir. Donanımda bir algoritmayı gerçekleştirirken veya basit bir işlemci tasarlarken, ortalamada darbe başına 1'den daha az çarpma olması olasıdır. Ayrıca darbe başına çarpmaların mesela 3.5 gibi kesirli bir sayı olması da yaygındır. Böyle bir durumda, her biri darbe başına 1 sonuç veren (akış hızı = 1) 4 adet çarpıcı kullanabiliriz. Bunun yerine, bir önceki çarpıcılardan 3 adet ve ek olarak 1/2 akış hızına sahip 1 adet çarpıcı kullanabiliriz. Kaynak paylaşımı, daha düşük akış hızına sahip bir çarpıcının daha küçük olmasına, dolayısıyla alan tasarrufuna olanak tanır. Bizim MCIM tasarımlarımız, akış hızı, gecikme ve saat frekansı açısından özelleştirme sunar. Bu çalışmada, kendi içinde (gerçekleme açısından) türevleri olan 3 mimari önerilmiştir. Bu mimariler, farklı hızlar ve çarpma boyutları için optimize edilmiş olup, belirli bir uygulama için elde edilebilecek alan küçültmelerini en üst düzeye çıkarırlar. Her ne kadar MCIM fikri 1/n'lik bir akış hızına yönelik de olsa (n tamsayı ve n ≥ 2), bu tezdeki tasarımlarımız, türevleri ve sonuçlar n=2 ve n=3 içindir. Ayrıca, MCIM tasarımlarımızın kombinasyonları, 2/3 ve 5/6 gibi akış hızları da sunabilir. Önerilen tüm tasarımlar, çeşitli bit genişlikleri için otomatik olarak sentezlenmiş ve test edilmiştir. MCIM çarpıcıları, "" operatörünün 1 akış hızı için sentezlenmesine göre, 8, 16, 32, 64 ve 128 bit genişlikleri için %21, %42, %32, %42 ve %63'e kadar alan tasarrufu sunar. Ek olarak, önerilen tasarımlar belirli koşullar altında güç tasarrufu da sağlayabilmektedir.

Kaynağa git Özyeğin Üniversitesi

Aramaya Dön

Özyeğin Üniversitesi

Kaynağa git

MCIM : area efficient multi-cycle integer multipliers

Yazar Houraniah, Ahmad

Basım Tarihi 2024-08-30T14:56:13Z

Konu Computer network architectures, Microprocessors, Design and construction, Computer architecture, Computer science

Tür Belge

Dil İngilizce

Dijital Evet

Yazma Hayır

Kütüphane Özyeğin Üniversitesi

Kayıt Numarası e7371776-3da1-4443-a426-24234a259aba

Lokasyon Department of Computer Science

Tarih 2024-08-30T14:56:13Z

Örnek Metin Fast multipliers with large bit widths can occupy significant silicon area, which, in turn, can be minimized by employing multi-cycle multipliers. This thesis introduces multiple architectures and parameterized Verilog circuit generators for Multi-Cycle Integer Multiplier (MCIM) designs. When implementing an algorithm in hardware or designing a low-end processor, it is possible that less than 1 multiplication is performed per clock cycle on the average. It is also possible that the multiplications per cycle is a fractional number, e.g., 3.5. In such case, we can surely use 4 multipliers, each with a throughput of 1 result per cycle. However, we can instead use 3 such multipliers plus a multiplier with throughput of 1/2. Resource sharing allows a multiplier with a lower throughput to be smaller, hence area savings. Our MCIM designs offer customization in regards to the throughput, latency, and clock frequency. Three MCIM architectures are proposed in this thesis, each with several variations. The architectures are optimized for different speeds and multiplication sizes, maximizing the area reductions that can be achieved for a given application. While the MCIM idea is for a throughput of 1/n, where n is an integer and n ≥ 2, the designs, their variations, and the results in this thesis are for n=2 and n=3. Furthermore, combinations of our MCIM designs can offer throughputs of 2/3 and 5/6. All proposed designs were automatically synthesized and tested for various bit widths. MCIM designs offer up to 21%, 42%, 32%, 42%, and 63% of area savings for bit widths 8, 16, 32, 64, and 128, with respect to synthesizing the "*'' operator with a throughput of 1. Additionally, the proposed designs can also offer power savings under certain conditions., Büyük bit genişliklerine sahip hızlı çarpıcılar, önemli miktarda silikon alanı kaplayabilir. Bu alanı çoklu saat darbeli (kısaca darbe) çarpıcılar kullanarak en aza indirebiliriz. Bu tezde, yenilikçi ve verimli Çoklu-Darbeli Tamsayı Çarpıcıları (MCIM) çalışılmakta olup, ilgili tasarımların mimarileri ve parametrize Verilog devre üreteçleri tarif edilmektedir. Donanımda bir algoritmayı gerçekleştirirken veya basit bir işlemci tasarlarken, ortalamada darbe başına 1'den daha az çarpma olması olasıdır. Ayrıca darbe başına çarpmaların mesela 3.5 gibi kesirli bir sayı olması da yaygındır. Böyle bir durumda, her biri darbe başına 1 sonuç veren (akış hızı = 1) 4 adet çarpıcı kullanabiliriz. Bunun yerine, bir önceki çarpıcılardan 3 adet ve ek olarak 1/2 akış hızına sahip 1 adet çarpıcı kullanabiliriz. Kaynak paylaşımı, daha düşük akış hızına sahip bir çarpıcının daha küçük olmasına, dolayısıyla alan tasarrufuna olanak tanır. Bizim MCIM tasarımlarımız, akış hızı, gecikme ve saat frekansı açısından özelleştirme sunar. Bu çalışmada, kendi içinde (gerçekleme açısından) türevleri olan 3 mimari önerilmiştir. Bu mimariler, farklı hızlar ve çarpma boyutları için optimize edilmiş olup, belirli bir uygulama için elde edilebilecek alan küçültmelerini en üst düzeye çıkarırlar. Her ne kadar MCIM fikri 1/n'lik bir akış hızına yönelik de olsa (n tamsayı ve n ≥ 2), bu tezdeki tasarımlarımız, türevleri ve sonuçlar n=2 ve n=3 içindir. Ayrıca, MCIM tasarımlarımızın kombinasyonları, 2/3 ve 5/6 gibi akış hızları da sunabilir. Önerilen tüm tasarımlar, çeşitli bit genişlikleri için otomatik olarak sentezlenmiş ve test edilmiştir. MCIM çarpıcıları, "*" operatörünün 1 akış hızı için sentezlenmesine göre, 8, 16, 32, 64 ve 128 bit genişlikleri için %21, %42, %32, %42 ve %63'e kadar alan tasarrufu sunar. Ek olarak, önerilen tasarımlar belirli koşullar altında güç tasarrufu da sağlayabilmektedir.