نویسنده
Gener, Y. S., Aydın, F., Gören, S., Uğurdağ, Hasan Fatih
تاریخ انتشار
2020
محل انتشار
-
اسپرینگر
نوع
سند
زبان
انگلیسی
دیجیتال
بله
نسخه خطی
خیر
کتابخانه
دانشگاه اوزیغین
شناسه دارایی کتابخانه
978-303053272-7
شماره ثبت
d4dbfe7a-ce10-4f22-ab6e-9282d4436bc6
محل کتابخانه
مهندسی برق و الکترونیک
تاریخ
2020
متن نمونه
اجرای جدول جستجو (LUT) از توابع پیچیده اغلب تاخیر کمتری را در مقایسه با پیادهسازیهای جبری در هزینه جریمه منطقه قابل توجه ارائه میدهد. اگر تابع صاف باشد، روش جدول MultiPartite (MP) می تواند مشکل ناحیه را با تقسیم پیاده سازی به چندین LUT کوچکتر دور بزند. با این حال، حتی برخی از این LUT های کوچکتر ممکن است در پیاده سازی MP با دقت بالا بزرگ باشند. فشردهسازی LUT بدون اتلاف را میتوان برای بهبود بیشتر منطقه و حتی زمانبندی در برخی موارد روی این LUTها اعمال کرد. پیشرفته ترین موجود در ادبیات، جدول مقادیر اولیه (TIV) MP را به جدولی از محورها و جداول تفاوت از محورها تجزیه می کند. تکنیک ما در عوض تفاوتهای عناصر متوالی را در جداول تفاوت قرار میدهد و منجر به طیف کوچکتری از تفاوتها میشود که در بیتهای کمتری قرار میگیرد. محدود کردن تفاوت مقادیر ورودی متوالی، از این رو دسترسی نیمه تصادفی، به ما امکان می دهد تا طرح ها را بیشتر بهینه کنیم. ما همچنین انواع تکنیک های خود را با کدگذاری با طول متغیر پیشنهاد می کنیم. ما ژنراتورهای Verilog MP برای سینوسی و نمایی را با استفاده از LUT معمولی و همچنین نسخههای مختلف مدرن و تکنیک خود پیادهسازی کردیم. ما طرحهای تولید شده را روی FPGA ترکیب کردیم و متوجه شدیم که تکنیکهای ما تا 29 درصد بهبود در منطقه، 11 درصد بهبود در زمانبندی و 26 درصد بهبود در محصول زمان منطقه نسبت به پیشرفتهترین پیشرفتها ایجاد میکنند.
Editör
Metzler, C., Gaillardon, P.-E., Micheli, G. de, Silva-Cardenas, C., Reis, R.
DOI
10.1007/978-3-030-53273-4_13
Cilt
586
